دانلود حل تمرین اصول طراحی منطقی نسخه سوم چارلز راث Fundamentals of Logic Design Charles Roth - دانلود فایل
دانلود فایل کتاب حل المسائل اصول طراحی منطق نسخه سوم, نویسنده: چارلز راث Fundamentals of Logic Design 5th Edition by Jr. Charles H. Roth (Author)
دانلود فایل دانلود حل تمرین اصول طراحی منطقی نسخه سوم چارلز راث Fundamentals of Logic Design Charles Roth کتاب حل المسائل اصول طراحی منطق نسخه سوم، نویسنده: چارلز راث
Fundamentals of Logic Design 5th Editionby Jr. Charles H. Roth (Author) آنچه تحویل داده می شود:
1. فایل PDF (با کیفیت عالی)
تعداد صفحات: 238 صفحه
زبان انگلیسی
دروس مرتبط: Electrical & Electronics، مدار منطقی، مدار دیجیتال
توضیحات:Modern coverage, a streamlined presentation, this fifth edition achieves a balance between theory and application. Author Charles H. Roth, Jr. carefully presents the theory that is necessary for understanding the fundamental concepts of logic design while not overwhelming students with the mathematics of switching theory. Divided into 20 easy-to-grasp study units, the book covers such fundamental concepts as Boolean algebra, logic gates design, flip-flops, and state machines. By combining flip-flops with networks of logic gates, students will learn to design counters, adders, sequence detectors, and simple digital systems. After covering the basics, this text presents modern design techniques using programmable logic devices and the VHDL hardware description language.Table of Contents1. INTRODUCTION: NUMBER SYSTEMS AND CONVERSION. Digital Systems and Switching Circuits. Number Systems and Conversion. Binary Arithmetic. Representation of Negative Numbers. Binary Codes. 2. BOOLEAN ALGEBRA. Introduction. Basic Operations. Boolean Expressions and Truth Tables. Basic Theorems. Commutative, Associative, and Distributive Laws. Simplification Theorems. Multiplying Out and Factoring. DeMorgan''s Laws. 3. BOOLEAN ALGEBRA (CONTINUED). Multiplying Out and Factoring Expressions. Exclusive-OR and Equivalence Operations. The Consensus Theorem. Algebraic Simplification of Switching Expressions. Proving Validity of an Equation. 4. APPLICATIONS OF BOOLEAN ALGEBRA: MINTERM AND MAXTERM EXPRESSIONS. Conversion of English Sentences to Boolean Equations. Combinational Logic Design Using a Truth Table. Minterm and Maxterm Expansions. General Minterm and Maxter m Expansions. Incompletely Specified Functions. Examples of Truth Table Construction. Design of Binary Adders. 5. KARNAUGH MAPS. Minimum Forms of Switching Functions. Two- and Three-Variable Karnaugh Maps. Four-Variable Karnaugh Maps. Determination of Minimum Expressions Using Essential Prime Implicants. Five-Variable Karnaugh Maps. Other Uses of Karnaugh Maps. Other Forms of Ka rnaugh Maps. 6. QUINE-McCLUSKY METHOD. Determination of Prime Implicants. The Prime Implicant Chart. Petrick''s Method. Simplification of Incompletely Specified Functions. Simplification Using Map-Entered Variables. Conclusion. 7. MULTI-LEVEL GATE CIRCUITS: NAND AND NOR GATES. Multi-Level Gate Circuits. NAND and NOR Gates. Design of Two-Level Circuits Using NAND and NOR -Gates. Design of Multi-Level NAND and NOR Gate Circuits. Circuit Conversion Using Alternative Gate Symbols. Design of Two-Level, Multiple-Output Circuits Determination of Essential Prime Implicants for Multiple-Output Realization. Multiple-Output NAND and NOR Circuits. 8. COMBINATIONAL CIRCUIT DESIGN AND SIMULATION USING GATES. Review of Combinational Circuit Design. Design of Circuits with Limited Gate Fan-In. Gate Delays and Timing Diagrams. Hazards in Combinational Logic. Simulation and Testing of Logic Circuits. 9. MULTIPLEXERS, DECODES, AND PROGRAMMABLE LOGIC DEVICES. Introduction. Multiplexers. Three-State Buffers. Decoders and Encoders. Read-Only Memories. Programmable Logic Devices. Complex Programmable Logic Devices. Field Programmable Gate Arrays. 10. INTRODUCTION TO VHDL. VHDL Description of Combinational Circuits. VHDL Models for Multiplexers. VHDL Modules. Signals and Constants. Arrays. VHDL Operators. Packages and Libraries. IEEE Standard Logic. Compilation and Simulation of VHDL Code. 11. LATCHES AND FLIP-FLOPS. Introduction. Set-Reset Latch. Gated D Latch. Edge-Triggered D Flip-Flop. S-R Flip-Flop. J-K Flip-Flop. T Flip-Flop. Flip-Flops with Additional Inputs. Summary. 12. REGISTERS AND COUNTERS. Registers and Register Transfers. Shift Registers. Design of Binary Counters. Counters for Other Sequences. Counter Design Using S-R and J-K Flip-XFlops. Derivation of Flip-Flop Input Equations-Summary. 13. ANALYSIS OF CLOCKED SEQUENTIAL CIRCUITS. A Sequential Parity Checker. Analysis by Signal Tracing and Timing Charts. State Tables and Graphs. General Models for Sequential Circuits. 14. DERIVATION OF STATE GRAPHS AND TABLES. Design of a Sequence Detector. More Complex Design Problems. Guidelines for Construction of State Graphs. Serial Data Code Conversion. Alphanumeric State Graph Notation. 15. REDUCTION OF STATE TABLES STATE ASSIGNMENT. Elimination of Redundant States. Equivalent States. Determination of State Equivalence Using an Implication Table. Equivalent Sequential Circuits. Incompletely Specified State Tables. Derivation of Flip-Flop Input Equations. Equivalent State Assignments. Guidelines for State Assignment. Using a One-Hot State Assignment . 16. SEQUENTIAL CIRCUIT DESIGN. Summary of Design Procedure for Sequential Circuits. Design Example-Code Converter. Design of Iterative Circuits. Design of Sequential Circuits Using ROMs and PLAs. Sequential Circuit Design Using CPLDs. Sequential Circuit Design Using FPGAs. Simulation and Testing of Sequential Circuits. Overview of Computer-Aided Design. 17. VHDL FOR SEQUENTIAL LOGIC. Modeling Flip-Flops Using VHDL Processes. Modeling Registers and Counters Using VHDL Processes. Modeling Combinational Logic Using VHDL Processes. Modeling a Sequential Machine. Synthesis of VHDL Code. More About Processes and Sequential Statements. 18. CIRCUITS FOR ARITHMETIC OPERATIONS. Serial Adder with Acucmulator. Design of a Parallel Multiplier. Design of a Binary Divider. 19. STATE MACHINE DESIGN WITH SM CHARTS. State Machine Charts. Derivation of SM Charts. Realization of SM Charts. 20. VHDL FOR DIGITAL SYSTEM DESIGN. VHDL Code for a Serial Adder. VHDL Code for a Binary Multiplier. VHDL Code for a Binary Divider. VHDL Code for a Dice Game Simulator. Concluding Remarks. APPENDICES. MOS and CMOS Logic. VHDL Language Summary.
ترجمه گوگل: پوشش مدرن، ارائه ساده، این نسخه پنجم توازن بین تئوری و کاربرد را به دست می آورد. نویسنده Charles H. Roth، Jr به دقت تئوری را ارائه می دهد که برای درک مفاهیم اساسی طراحی منطقی ضروری است، در حالی که دانش آموزان با ریاضیات نظریه تعویض، قاطع نیستند. این کتاب شامل 20 درس ساده برای درک مفاهیم، کتاب مفاهیم اساسی جبر بولی، طراحی دروازه منطق، فلیپ فلاپ، و ماشین های دولتی را پوشش می دهد. با ترکیب فلیپ فلاپ ها با شبکه های دروازه های منطقی، دانش آموزان برای طراحی شمارنده ها، شمارنده ها، آشکارسازهای توالی و سیستم های دیجیتالی ساده یاد خواهند گرفت. پس از پوشش اصول، این متن ارائه تکنیک های طراحی مدرن را با استفاده از دستگاه های منطقی قابل برنامه ریزی و زبان توصیف سخت افزار VHDL ارائه می دهد.فهرست مطالب 1. مقدمه: تعداد سیستم ها و تبدیل. سیستم های دیجیتال و مدارهای سوئیچینگ. سیستم های تعداد و تبدیل. ریاضی دودویی. نمایندگی از اعداد منفی. کد های دودویی. 2. BOOLEAN ALGEBRA. معرفی. عملیات اساسی. اصطلاحات بولی و جداول حقیقت. قضایای پایه قوانین تعاملی، انجمنی و توزیع. نظریه های ساده ضرب کردن و فاکتورینگ قوانین DeMorgan. 3. BOOLEAN ALGEBRA (ادامه). ضرب کردن و اصطلاحات Factoring. عملیات انحصاری OR و هم ارز. قضیه اجماع. ساده سازی الگوریتم عبارات سوئیچینگ. اثبات اعتبار معادله. 4. درخواست ALEBRA BOELANE: بیانیه های MINTERM و MAXTERM. تبدیل جملات انگلیسی به معادلات بولین. طراحی منطقی ترکیبی با استفاده از یک جدول حقیقی. Minterm و Maxterm گسترش. ژنرال Minterm و Maxter m Expansions. توابع مشخص نشده. نمونه هایی از ساختار حقیقت جدول طراحی افزونه های دودویی. 5. نقشه های KARNAUGH. حداقل فرم توابع تعویض دو و سه متغیر Maps Karnaugh. چهار متغیر نقشه کارنو. تعيين حداقل عبارات با استفاده از عناصر ضروري اوليه. پنج متغیر نقشه کارنو. استفاده های دیگر از Maps Karnaugh. سایر فرمهای نقشه کراوات. 6. روش QUINE-McCLUSKY. تعیین دلایل نخست. نمودار دلایل نخست. روش پیتریک. ساده سازی توابع مشخص نشده. ساده سازی با استفاده از متغیرهای وارد شده در نقشه. نتیجه. 7. گیت های چندگانه: گیت های NAND و NOR. مدارهای چند گیتی NAND و NOR گیتس. طراحی مدارهای دوسطحی با استفاده از NAND و NOR-Gates. طراحی مدارهای چندگانه NAND و NOR Gate. تبدیل مدار با استفاده از نمادهای دروازه جایگزین طراحی مدارهای دوطرفه و چند خروجی تعيين عوامل ضروری ضروری برای تحقق چندگانه. چندگانه خروجی NAND و مدارهای NOR. 8. طراحی و شکل دهی اتصال ترکیبی با استفاده از GATES. بررسی طراحی مدار ترکیبی طراحی مدارهای با پنکه محدود Fate-In. تاخیرهای دروازه و نمودارهای زمان بندی. خطرات در منطق ترکیبی. شبیه سازی و آزمایش مدارهای منطقی 9. دستگاه های چندگانه، DECODES، و برنامه های قابل برنامه ریزی. معرفی. چندگانه سه حالت دولتی رمزگشاها و رمزگذاران. خاطرات فقط خواندنی دستگاه منطقی قابل برنامه ریزی دستگاه منطقی قابل برنامه ریزی مجتمع. آرایه های دروازه قابل برنامه ریزی فیلد. 10. مقدمه به VHDL. VHDL شرح مدارهای ترکیبی مدل های VHDL برای چندگانه ماژول VHDL سیگنال ها و ثابت ها آرایه ها اپراتورهای VHDL بسته ها و کتابخانه ها. منطق استاندارد IEEE. تدوین و شبیه سازی کد VHDL. 11. شمع ها و پرواز ها. معرفی. تنظیم تنظیم مجدد دروازه دروازه D Edge-triggered D Flip-Flop. S-R فلیپ فلاپ J-K فلیپ فلاپ T فلیپ فلاپ فلیپ فلاپ با ورودی های اضافی. خلاصه. 12. ثبت و شمارنده ثبت و ثبت انتقال. شیفت ثبت نام طراحی شمارنده دودویی. شمارنده برای دنباله های دیگر. طراحی شماتیک با استفاده از S-R و J-K Flip-XFlops. مشتق معادلات ورودی Flip-Flop-خلاصه. 13. تجزیه و تحلیل پوشش های سریال های ساعت. یک تست تقسیم بندی متوالی تجزیه و تحلیل توسط ردیابی سیگنال و نمودار زمان بندی. جداول و نمودارهای دولت. مدل های عمومی برای مدارهای متوالی 14. تولید گرافیک و جدول دولتی. طراحی یک آشکارساز توالی مشکلات پیچیده تر طراحی. دستورالعمل برای ساخت نمودارهای دولتی. تبدیل داده های سریال داده. الفبایی علامت دولت نمودار. 15. کاهش تضمین های دولت اعطای دولت. ریشه کن کردن دولت های خالی کشورهای معادل تعيين همساني حالت با استفاده از جدول نتيجهگيري. مدارهای ترتیبی معادل. جداول کامل به طور کامل مشخص شده است. مشتق معادلات ورودی Flip-Flop. تخصیص های دولت معادل. دستورالعمل برای تخصیص دولت با استفاده از تخصیص دولت داغ داغ 16. طراحی مدار دنباله دار. خلاصه روش طراحی برای مدارهای توالی طراحی کد نمونه تبدیل. طراحی مدارهای تکراری. طراحی مدارهای متوالی با استفاده از ROM ها و PLAs. طراحی مدار پیوسته با استفاده از CPLD ها. طراحی مدار سری با استفاده از FPGA ها. شبیه سازی و تست مدارهای ترتیبی. خلاصه ای از طراحی با کمک کامپیوتر. 17. VHDL برای لجستیکی به صورت متوالی. مدل سازی فلیپ فلاپ با استفاده از VHDL Processes. ثبت و شمارش مدل سازی با استفاده از فرآیند VHDL. منطق ترکیبی با استفاده از فرآیندهای VHDL. مدل سازی یک ماشین پیوسته سنتز کد VHDL. بیشتر درباره پروسه ها و بیانیه های متوالی 18. پوشش برای عملیات آئودی. Adder سریال با Acucmulator. طراحی یک ضرب موازی. طراحی یک تقسیم دودویی. 19. طراحی ماشین آلات دولتی با قطعات SM. نمودارهای دستگاه دولتی. تشخیص نمودارهای SM اجرای نمودارهای SM. 20. VHDL برای طراحی سیستم دیجیتال. VHDL کد برای یک سریال سریال. VHDL کد برای ضرب دوتایی. کد VHDL برای تقسیم باینری کد VHDL برای یک تاس بازی شبیه ساز. نتایجی که اظهار شده. پیوندها MOS و CMOS منطق. VHDL خلاصه زبان.
پیشنهاد ما برای ترجمه تمرینات این کتاب:اگر خواستید این کتاب را ترجمه نمایید به ما اطلاع دهید و کار را به ما بسپارید (ترجمه مقالات شما با بهترین کیفیت و قیمت مناسب):
09301644413 (تلگرام)
پس از خرید از درگاه امن بانکی، لینک دانلود در اختیار شما قرار میگیرد و همچنین به آدرس ایمیل شما فرستاده می شود. تماس با ما برای راهنمایی، درخواست مقالات و پایان نامه ها و یا ترجمه و یا انجام پروژه های برنامه نویسی و حل تمرینات با آدرس ایمیل:
ebarkat.shop@yahoo.com
یا شناسه تلگرام (آی دی تلگرام ما): @ebarkat
توجه: اگر کارت بانکی شما رمز دوم ندارد و یا در خرید الکترونیکی به مشکل برخورد کردید و یا به هر دلیلی تمایل به پرداخت الکترونیکی ندارید با ما تماس بگیرید تا راههای دیگری برای پرداخت به شما پیشنهاد کنیم.
توجه توجه توجه: هرگونه کپی برداری و فروش فایل های فروشگاه برکت الکترونیک (به آدرس solutions.sellfile.ir) در فروشگاه های دیگر شرعاً حرام است، تمامی فایل ها و پروژه های موجود در فروشگاه، توسط ما اجرا و پیاده سازی و یا از منابع معتبر زبان اصلی جمع آوری شده اند و دارای حق کپی رایت اسلامی می باشند.
از پایین همین صفحه (بخش پرداخت و دانلود) می توانید این پروژه را خریداری و دانلود نمایید.
کد محصول: 60359